DIALOG(R) File 347: JAPIO

(c) 1999 JPO & JAPIO. All rts. reserv.

02192126 \*\*Image available\*\*

LIQUID CRYSTAL DISPLAY DEVICE WITH BUILT-IN DRIVING CIRCUIT

PUB. NO.:

62-109026 [JP 62109026 A]

PUBLISHED:

May 20, 1987 (19870520)

INVENTOR (s): OOTA MASAHIKO

SHINPO MASAFUMI

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL, NO. :

60-250130 [JP 85250130]

FILED:

November 08, 1985 (19851108)

INTL CLASS: [4] G02F-001/133; G02F-001/133; G09F-009/35

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD: ROO2 (LASERS); ROO4 (PLASMA); RO11 (LIQUID CRYSTALS); RO96

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: P, Section No. 628, Vol. 11, No. 324, Pg. 66,

October 22, 1987 (19871022)

#### ABSTRACT

PURPOSE: To simplify circuit constitution and to improve performance by using picture element switching transistors and transistors of reverse conduction type to the whole or part of transistors constituting a driving circuit and recrystallizing the channel region thereof by laser annealing, etc.

CONSTITUTION: The channel regions (for example, amorphous silicon) 2 are selectively formed on a substrate 1 and are then subjected to recrystallization such as laser annealing to selectively form thin film layers 3 containing a P type impurity for the purpose of contact. A gate insulating film (for example, low temperature grown insulating film) 4 is deposited and is opened with contact holes; thereafter, source electrodes and drain electrodes 5 and gate electrodes 6 are selectively formed. The P type TFT formed in such a manner is the TR of an enhancement type.

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 1999 European Patent Office. All rts. reserv.

## 6056793

Basic Patent (No, Kind, Date): JP 62109026 A2 870520 (No. of Patents: 001)

LIQUID CRYSTAL DISPLAY DEVICE WITH BUILT-IN DRIVING CIRCUIT (English)

Patent Assignee: SEIKO INSTR & ELECTRONICS

Author (Inventor): OOTA MASAHIKO; SHINPO MASAFUMI

IPC: #G02F-001/133; G02F-001/133; G09F-009/35

JAPIO Reference No: \*110324P000066;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 62109026 A2 870520 JP 85250130 A 851108 (BASIC)

Priority Data (No. Kind, Date):

JP 85250130 A 851108

# 99日本国特許庁(JP)

## ⑩特許出願公開

## 四公開特許公報(A)

昭62-109026

(9) Int Cl. G 02 F 1/133

9/35

識別記号 327 3 2 4

庁内整理番号 8205-2H

母公開 昭和62年(1987)5月20日

8205-2H

6731-5C 審査請求 未請求 発明の数 1 (全3頁)

3発明の名称

G 09 F

驱動回路内蔵型液晶表示装置

顧 昭60-250130 の特

多出 題 昭60(1985)11月8日

砂発 明 者 太  $\blacksquare$  彦

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

四発 明 者 新 保

文

東京郡江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

包出 阻 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

30代 理 弁理士 最上 務 外1名

> \*# 8

## 1 . 発明の名称 駆動回路内蔵型液晶要示装置

#### 2, 特許請求の証明

- 1) 存限トランジスタをスイツテング来子とし て各脳系に供えもつアクティブマトリクス型液晶 表示袋屋において、紋薄膜トランジスタアレイを 有する基板もしくは対向差板に、トランジスタ取 動用の電気回路もしくはその一部を内収し、かつ 放風動回路がスイツチング用痕膜トランジスタと 導電性を異とする存膜トランジスメを含む線費回 路によつて存成されていることを特徴とする国動 回路内意型液点表示装置。
- 2) 該區動回路を構成している薄膜トランツス メのうち少なくとも 画 栄部の スイッチング用トラ ンジスタと導電性を異とする確康トランジスタは 、レーザーなどでアニールのほどとされたチャン ネル領域を有していることを特徴とする特許請求 の範囲第1項に記載の区動回路内及型液晶表示基 瓜.

3) 数駆動国路を構成する存換トランジスタのゲ - ト題碌襲がプラズマC V D 法などによつて形成 された固定電荷を10 4個/平方センチメートル以上 有する絶段別であることを得敬とする特許請求の 範囲第2項記収の駆動回路内蔵型液晶表示装置。

#### 8 . 発明の辞細な説明

## 〔茂葉上の利用分野〕

この発明は、面景ととに厚度スイッチング用ト ランジスタを有したマトリクスアレイで存成され る西岡郡と同一工程もしくは、それに単する同時 形成法によつて作成した区勤団路部を合わせ行つ 液晶表示英属において、前記窓動回路の塞動能力 を増し、消費する電力を被少させ、より高性能な 液晶表示装置を提供する構造に関する。

## [ 売明の概要]

この発明は、固定電荷を一般的な無限化膜など と比べて多量に含んだ絶及膜をゲート絶扱際に使 用した薄膜トランジスチ(以下TFTとも称す) をレーサーアニールなどによつて移動度の改容を

昭 62-109026(2)

行ない、シフトレジスタやドライベートランジスタとして使用する場合、 服素部のスイフテンダトランジスタと逆導電型の薄膜トランジスタで構成させ、リーク電流の増大による悪影響やスレンショルド電圧の四菱を行ない、 効率的な 駆動回路を内放した液晶表示接収を提供する。

### 【従来の技術】

## [問題点を解決するための手段]

本発明は、前述の問題点を解決するために、 重 素に取けられたスインチング用 存 膜トランジスタ と、逆 準電型でかつレーザーアニール などで 再結 品化されたチャンネル 母域を有する 存 匹トラン く スタを 巫動 回路 を 構成する 各 要 柔 の 全 郎 も し く 一部 に 使用する ことに よつて、 回路 構成 は 簡単 で かつ 性能の 良い 巫動 回路を作り 込む ことができる

#### (作用)

削述したレーザーアニールたどで再結晶化され

ルセグで再始品化させ移動度の増大を図る方法が 均裂されている。

第2因は、従来の駆動回路を構成するエアエの 緩断面図で、透明着板1の上に形成されたナイン ネル領域(例えば非晶質シリコン)2をレーザア ニールした後、日辺の不統物を添加した半導体形 膜7を選択的に形成しが一ト処縁度(例えばブラ メマロマロ法によつて形成した強化シリコンス) 4を堆積した後コンタクトホールを開口しソース 及びドレイン電板5とゲート電気6を形成する。

との様にして作成された薄原トランジスタ(以下ますまとも称す)のドレイン電流・ゲート電圧 特性は、第8回に示されるとうりでスレンショル ド電圧▼ tsは魚の低となりデイブリージョン型ト ランジスタとなつている。

## [発明が那決しようとする問題点]

たチャンネル領域とブラズマC マ D 広たどにとつ で形成された低温反及絶及を グートを及及でした で使用するとトランジスタ等性は 強にして ト型となり、バイアス条件等を複雑にでするとと なくなる、またレーザーアールなどで再動した したチャンネル領域にあった したチャンネル領域にある。 では充分な電流を供給できる。

#### 〔寒旌例〕

以下にとの発明の災地例を図面にもといておりの災地例を図面にもいていまれる。第1回において、基本というでは、カートのでは、コールを選が、カートのでは、カートのでは、カートのでは、アースを設定して、カートのでは、アースを受け、アースを受け、アースを受け、アースを受け、アースを受け、アースを受け、アースを受ける。以上のようにもない。以上のようにもない。以上のようにもない。

**8** 62-109026(3)

た?型ですではエンベンスメント型のトランジスタとなる。第4区に上記の構造のトランジスタのドレイン電流・ゲート電圧特性を示す。『型トランジスタ(ホールキャリア伝導)のため、ゲート電圧を負に加えた豚ドレイン電流(融対値)の増加が見られる。スレンショルド電圧マッは負の値となり明らかにエンベンスメント型トランジスタとなつている。

#### 【強明の効果】

 ジスタの組合わせによつてより性能の向上も可能 である。

### 4. 卤氮の簡単左提射

第1回は、本発明の収益回路を構成するエフェの提訴面図で、第2回は、従来の駆動回路を構成するエアエの提訴面図で、第8回は従来の駆動回覧を構成するエアエの包括一包圧特性を示すグラフで、第4回は本発明の駆動回路を構成するエアエの個別・電圧特性を示すグラフである。

1 . . . 盖权

2...チャンネル仮址

8...P型不約物を含む两膜層

4...ゲート絶録展


る....ソース。ドレイン電框

6...ゲート包在


7. . . N型不納物を含む群區層

以上

出取人 セイコー電子工業株式会社 代理人 弁理士 最 上 遊




TRUE LAMBIALHIA 13 TFT- NIGO



机本。 经和回路 E 执言 TO TET A 似的巨回

72 **2** 



设计《延加回路·纳及打开T n包上-配料社图

3, 5 @

本页明A和外目的 E.研究对于FT ,Ed- BE科在四

置手刷.